关键词ddr
标准
为您共找出"500+"个相关器件
图片 型号 厂商 标准 分类 描述
Image: CY28351OCT CY28351OCT Cypress Semiconductor Corp differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28351OC CY28351OC Cypress Semiconductor Corp differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28351 CY28351 Cypress Semiconductor Corp differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28352OC CY28352OC ETC differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28352OCT CY28352OCT ETC differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28352OXC CY28352OXC ETC differential clock buffer/driver ddr400- and ddr333-compliant
Image: CY28352OXCT CY28352OXCT ETC differential clock buffer/driver ddr400- and ddr333-compliant
Image: CBTU4411EE CBTU4411EE NXP Semiconductors 半导体 逻辑 使能（EN）和选择信号（S0，S1）兼容sstl_18 优化用于双倍数据速率2（ddr2）sdram应用 适用于400 mbit / s至800 mbit / s，200 mhz至400 mhz ddr2数据总线 开关导通电阻旨在消除对ddr2 sdram的串联电阻的需要 12Ω导通电阻 受控的启用/禁用时间支持快速总线周转 伪差分选择输入支持精确且低偏斜的开关时间控制 Sn输入上的可选内置终端电阻 xdpn端口上的内部400下拉电阻 vbias输入可在禁用时实现最佳的dimm端口下拉 可配置为在空闲时在通道10上拉至3/4 V DD时支持差分选通 低差分偏斜 匹配的上升/下降摆率 低串扰数据-数据/数据-dqm 通过2位编码输入简化了1：4开关位置控制 单输入引脚将所有总线开关置于off（高阻）位置 每个Jesd78的闩锁保护超过500 mA esd保护超过Jesd22-a114的1500 V hbm和Jesd22-c101的750 V cdm
Image: DDR3 1600 204P 8GB DDR3 1600 204P 8GB ADLINK Technology 半导体 集成电路 - IC dimm / SO-dimm / simm ind ddr3 dram pc3-12800 204p
Image: DDR3 1333 204P 4GB w/ECC(Indus.) DDR3 1333 204P 4GB w... ADLINK Technology 半导体 集成电路 - IC dimm / SO-dimm / simm ddr3 1333 204p 4gb w/ecc industrial
Image: DDR3-PHY-E3-U DDR3-PHY-E3-U Lattice Semiconductor Corporation 嵌入式解决方案 工程工具 programmable logic IC development tools ddr3 physical interface (ecp3)
Image: DDR3-PHY-E3-UT DDR3-PHY-E3-UT Lattice Semiconductor Corporation 嵌入式解决方案 工程工具 programmable logic IC development tools ddr3 physical interface (ecp3)
Image: DDR3-P-E3-U1 DDR3-P-E3-U1 Lattice Semiconductor Corporation 嵌入式解决方案 工程工具 development software sdram ddr3 pipelined controll
Image: DDR3-P-E3-UT1 DDR3-P-E3-UT1 Lattice Semiconductor Corporation 嵌入式解决方案 工程工具 development software ddr3 sdram controler pipelined (ecp3)
Image: PLL103-03XC PLL103-03XC PhaseLink Corporation ddr sdrAM buffer with 4 ddr or 3 sdr/2 ddr dimms
Image: PLL103-03 PLL103-03 PhaseLink Corporation ddr sdrAM buffer with 4 ddr or 3 sdr/2 ddr dimms
Image: PLL103-03XI PLL103-03XI PhaseLink Corporation ddr sdrAM buffer with 4 ddr or 3 sdr/2 ddr dimms
Image: PLL103-03XM PLL103-03XM PhaseLink Corporation ddr sdrAM buffer with 4 ddr or 3 sdr/2 ddr dimms
Image: PLL103-53 PLL103-53 PhaseLink Corporation ddr sdrAM buffer with 5 ddr or 3 sdr/3 ddr dimms
Image: PLL103-53XC PLL103-53XC PhaseLink Corporation ddr sdrAM buffer with 5 ddr or 3 sdr/3 ddr dimms

©2000-  21IC电子网版权所有

京ICP备11013301号 京公网安备 11010802024343号